EX

2011年12月1日木曜日

【回路】Freq. Response of Filter on DDS Module

DDSモジュールのフィルタ・シミュレーション
 DDSでは原理上折り返し信号(スプリアスとなる)が発生するため、出力側に良く切れるフィルタの付加は必須である。 AD9850/AD9851 DDS-ICを使ったDDSモジュールには有極型の7次低域濾波器(7th order Low-pass Filter)が構成されている。

 左図はそのフィルタ部分を抜き出して回路シミュレータ用に書き出したものだ。 DDS-ICから見た負荷が100Ωになるよう設計されているため、負荷を分け合う形からフィルタの設計インピーダンスは200Ωになっている。なお、4:1のインピーダンス変換トランスを外付けし、50Ω出力にして使う際には基板上のR7(=200Ω)は除去する必要がある。言うまでもないと思うがR9(=200Ω)の方は取ってはいけない。

 なぜフィルタが200Ωの設計かと言えば、DDS-ICのD/Aコンバータが電流出力型であって、コンプライアンス電圧はわずかに1Vしかないからだ。 従ってD/AコンバータのI(max)=10mAとすれば、負荷抵抗RL=100Ωが最大となる。 またIC自身の出力インピーダンスは電流出力型ゆえにかなり高い。そのためIC直近の負荷を200Ωとし、さらにフィルタ後の負荷を200ΩとすることでDDS-ICから見たら100Ω負荷となるようにするとともに、In/Out対称型としてフィルタの設計が容易になるよう考慮している。(以上、私の解析)

DDSモジュールのフィルタ特性
 シミュレーションの結果は左のグラフのようになった。部品には誤差があって、基板にはストレー容量や配線インダクタンスも存在する。 従って、現実にはシミュレーションの理想通りにはならないかも知れぬ。 しかし概ね同じようになるはずだ。

 もっと通過帯域の「うねり」が大きいのではないかと予想していたが、意外に良好である。 約73MHzで-3dBであり、だいたい70MHzまでは平坦に通すよう設計されている。減衰域も-70dBくらい得られそうなのでマズマズだ。

 シミュレーション結果が悪ければD/Aコンバータ以降の回路はすっかり作りなおそうと思っていたが、その必要もなさそうだ。 もっとも、もっぱら低い周波数で使うのであれば、さらにカットオフ周波数の低いフィルタを付加すべきだ。 DDS-IC出力には折り返しノイズだけでなく、非高調波成分など広帯域で多様なノイズが含まれる。必要帯域幅に絞って使うのが旨く使うコツである。 なんでも広帯域ならよい訳ではない。

 基板上のLPF部分に目をやってみよう。部品はすべてチップ型なので物理的なサイズは十分小さい。配置もコンパクトだ。これならシミュレーションとさして違わぬ特性が得られそうだ。折り返しスプリアスを心配せずに十分使えそうである。

                 ☆ ☆ ☆ ☆ ☆

 まずは、DDSモジュールから信号を・・が先ではないかと言う声もあろう。 その件は既に他のお方(JE6LVE/3高橋さん)が先行確認されてるので、いずれ問題になりそうなDDS出力の低域濾波器(LPF)を探ってみることにした。 DDSモジュールのLPF部分を直接ネットワーク・アナライザで見てしまうのも良かろう。しかし設計特性もしっかり押さえておけば思わぬ測定結果にも慌てずに済む。  de JA9TTT/1

つづく)←続きへリンク