【回路】AD9834 DDS-VFO Design, Plus

【AD9834を使ったDDS-VFOの設計,プラス】

 【AD9834BRUZを使ってみる】
　AD9834を使ったDDSモジュールと、DDS-VFOについては前のBlog(←リンク）で概ね評価が済んでいます。 　ここでは、AD9834を活かす上で更に確認しておきたいことをテストしようと思います。

　既に書いたようにAD9834にはAD9834BRUZと言う50MHz版と、AD9834CRUZと言う75MHz版があります。　クロック周波数の上限が高いほど、発生可能な（実用可能な）周波数も高くなるので75MHz版の方が有利なのは間違いありません。　しかし50MHz版の方ならだいぶ安価に出回っているので、どの程度のオーバークロックで使えるのか実験しておきたいと思います。

　写真は最近入手したAD9834BRUZ（50MHz版）をピッチ変換基板に実装した状態です。　あとはピンヘッダをハンダ付けして完成させるところを示しています。　ピンヘッダのピッチが良く揃うようにユニバーサル基板をテンプレートにしてハンダ付けします。　ピッチ変換基板については前回のBlogに書きました。

　　　　　　　　　　　　　　　　　　　　☆

　いつものようにこのBlogは自身で参照するための備忘録です。　要点を纏めただけなので貴方が知りたい事のすべてが書かれている訳ではないでしょう。 　過去のBlogで扱った内容はかなり省略しています。　不明な点は読み返して頂くと何かわかるかも知れませんが、特にお薦めするつもりもありません。

【オーバークロックで使う】
　AD9834BRUと言う末尾のZなし旧バージョンをテストした事がありました。　もちろん、クロックの上限周波数は50MHzでした。（注：末尾のZが無いのは鉛フリーではないもので現在では販売されていません。電気的特性はZありと同等です）

　そのときは周波数が67.108864MHzの既製のクロック発振器を使いました。　そのクロック発振器は秋月電子通商で売られていた「旧型」で、現在の「新型」と違ってスペクトラムの奇麗なものでした。　50MHzがスペック上限のAD9834BRUに67MHzなのですから、そのとき既にオーバークロックになっていた訳です。（笑）
　なぜ67.108864MHzなのかと言えば、この周波数が正確ならDDSの発生周波数がジャスト0.25Hz刻みになるため設定プログラムが簡単になるからでした。　しかしそれではクロック周波数の自由度は無くなってしまいます。何らかの対策を考えるべきでしょう。　その後、プログラムの工夫で0.25Hz刻みでなくても近似周波数に旨く設定できるよう改良したため（ある程度）任意のクロック周波数で良くなった経緯があります。　従って現在では67.108864MHzに拘る必要は無くなっています。もしその時のままなら省電流化も進まなかったでしょう。

　　　　　　　　　　　　　　　　　　　　☆

　写真は前回のBlogで検討した75MHzのクロックを先ほど変換基板に実装したばかりのAD9834BRUZに与えてテストしている様子です。　75MHzと言えば、規格の50MHzに対して150%ものオーバークロックになるのですが何ら支障なく動作してくれました。メーカーの公称値にはかなりマージンが取ってあるようです。　すべてが75MHzまで動作する保証はありませんが、かなりのオーバークロックで使えるらしい事がわかります。　これで安価なAD9834BRUZの価値がグーンと高まります。　活用範囲も広くなるでしょう。

　CRUZと消費電流を比較してみましたが同じくクロックで使う限りほぼ同じ消費電流でした。　具体的にはBRUZの方が100μAほど少ないのですが、これはチップのバラツキの範囲でしょう。　50MHz版を75MHzで使ったからと言って消費電流が急増するようなことはありません。もともと低消費電力なのでチップの温度上昇も感じられないくらいです。

 なお、未確認ですが上限周波数が75MHzのAD9834CRUZの方は100MHzあたりのオーバークロックでも動作すると言う情報があります。必要になった時にテストしてみましょう。

速報：90MHzなら簡単にテストできたので試してみました。 少なくともそのあたりまで正常に動作するようです。　詳細は改めて纏める予定です。(2016.10.4)

参考：AD9834を75MHzのクロックで使う場合、1ビットあたり0.2793967724Hz刻みとなります。従って、発生可能な周波数も0.2793967724Hzおきになるため、完全な連続周波数が発生できる訳ではありません。　しかし0.2793967724Hz刻みなら実際には殆ど連続と感じられるステップなので不連続についてあまり神経質になる必要はないでしょう。もちろん、どんな周波数の発生でも幾ばくかの量子化誤差が残存することは覚えておくべきです。特に精密な用途では重要です。　なお、実際のVFOでは10Hzステップで周波数が変えられるよう設計しています。必要があればもっと細かくできますが一般的な送受信機にはそれくらいの分解能で十分です。
　アナログなVFOなら連続だと思うかも知れませんが、0.3Hz未満の刻みで周波数を維持することなど不可能ですからDDS-VFOの方がよほど優秀です。クロック発振器の周波数さえ安定なら合わせたその周波数で完全に静止できます。

 【AD9834のスペクトラム】
　前回のBlogでは未掲載でしたが、あらためてAD9834CRUZで得られた信号のスペクトラムを見ましょう。　なお、オーバークロックで動作させたAD9834BRUZの方もまったく同じでした。

　これはTCA440を使った受信機の局発としてDDS-VFOを構成している例です。　7MHz帯の受信周波数に対し中間周波は3577.8kHzなので局発は10MHz帯となっています。AD9834のクロックは自作のオーバートーン発振器で作った75MHzを与えています。

　写真は信号の上下5kHzずつ、全体で10kHzの範囲を観測した結果です。　ジッターのような揺らぎも無く、90dB下の測定系のノイズフロアまで奇麗に落ちています。　良くできた水晶発振器並みのとても奇麗な信号が得られています。　これなら安心して通信機に使えるでしょう。音色を気にするHi-Fiな（？）SSB送信機のVFOとしても秀逸です。（笑）

 【LPFナシだと・・】
　写真はAD9834のDDSモジュール状態のままのスペクトラムです。　要するに不可欠な低域濾波器（LPF）の無い状態です。　0〜100MHzまでの範囲で観測してみました。

　左の大きな信号が主信号です。 　右の方にやや大きめの信号がありますが、これが「折り返しスプリアス」と呼ばれるものでDDS発振器では原理的に発生してしまうものです。
 　主信号の周波数を上昇して行くと、スプリアスの方はクロックの周波数を起点として逆に下がってきます。　そしてちょうどクロック周波数の半分のところで主信号とスプリアスは一致してしまうのです。　もちろん、その周波数の近くでは両方が接近してしまうので簡単に分離することはできません。　クリスタルフィルタでも使えば可能かも知れませんが非現実的でしょう。

　従って、クロック周波数の半分よりもかなり低い周波数で遮断するようなローパスフィルタ（低域濾波器）をDDSモジュールの後に付加しなくてはなりません。　安全に使える範囲として、クロック周波数の1/3くらいまでと考えています。　75MHzのクロックなら25MHzあたりが間違いないところと言えます。 　急峻な良く切れるフィルタを使って30MHzまでと言った所でしょうか。　簡易なπ型2段のフィルタ程度では20MHzでさえやっとです。　簡易なフィルタで上限を欲張るとスプリアスが漏れるので注意が必要です。

　3次の高調波がやや大きめでしたが問題になるほどのレベルではありません。また２つのDAC出力を使ったPush-Pull動作のためか２次高調波は少なめでした。（前回のBlogに回路図があります）　DAC出力の片側だけを使うよりも高調波の抑止では有利なようです。

 【LPFの設計】
　DDSモジュールをなるべく高い周波数まで使うためには、良く切れるローパスフィルタが必須です。　ここではAD9834を75MHzのクロックで使う想定で設計してみました。　クロックが50MHzならLPFは15〜20MHz程度に設計変更する必要があります。

　終端インピーダンスは50Ωと200Ωで設計しています。50Ωが一般用で、200Ωは受信機の局発用として使う想定です。　なおLPFの遮断周波数は25MHzと30MHzで設計しました。　製作し易さを考えてなるべくE系列の値になるようコンデンサを選んでいます。　そのため、理想の設計値とは多少異なってしまうので、丸めた値を使った回路シミュレーションで特性の確認をしておきます。　一覧表のすべてについてシミュレーションしましたが必要にして十分な性能が得られていると思います。

　精度の良い部品を使いコンパクトに組み立てれば無調整でも行けます。　ここでは測定器を使って調整する前提で可変型のインダクタを使う設計です。　そのため3つのコイルは中途半端な定数になっていますが、概ねその値を目標に巻線すると言う意味です。　組み立てた後でω2、ω4、ω6の各周波数でNullになるようコイルのコアを調整します。　調整にはスペアナ+TGもしくはネットアナを使うのが便利でしょう。　発振器+高感度RF電圧計でも可能な筈です。

 【LPFをシミュレーション・回路図】
　各LPFの定数で回路シミュレーションしてみました。　例によって回路シミュレータはLT-Spiceを使います。 LT-Spiceの扱いは専門書（←リンク：一例です）を参照しています。

　回路は簡単ですが製作する前に面倒がらずにシミュレーションしておくと確実です。　図の例は遮断25MHz、入出力インピーダンスは200Ωで設計したLPFです。　同じ形式で25MHz以外の遮断周波数で設計した例がこちら（←リンク）にもあります。

　遮断領域の最低減衰量Aminは70dB以上の設計です。また7次のエリプティック型（連立チェビシェフ型、楕円関数型とも言う）ですからかなり急峻な特性が実現できている筈です。　Blogでは無理があるのでフィルタの設計法は説明しません。詳しく知るには専門書を参照します。

 【LPFをシミュレーション・プロット】
　シミュレーション結果の一例です。　減衰極が３カ所にあります。　また最低減衰量Aminは70dB以上が実現できています。　E系列の値に部品定数を丸めていますが、概ね意図したような特性が実現できているようです。　主信号の周波数が25MHzのとき、スプリアスの周波数は50MHzになります。控え目に見ても60dB以上の減衰が期待できるでしょう。十分な特性と言えます。

　なお、DDSの出力信号は発生周波数によって振幅変化があります。　フィルタの通過帯域特性も完全なフラットではありませんが実用上の支障はないだろうと思っています。　もし周波数で振幅が変化しない平坦な特性が必要なら出力アンプを補ってALCを掛けるような設計にする必要があります。　多くの場合、DDS-VFOとしては支障ないと思われますが広帯域な信号発生器やジェネカバの受信機などに活用する場合には考慮しておきます。

　　　　　　　　　　　　　　　　　　　　☆

　以上、AD9834のオーバークロックの実験とDDSモジュールに外付けするローパスフィルタの特性について検討してみました。　50MHz版のAD9834BRUZが70MHz以上のクロックでも使えることから、ローパスフィルタも25MHzあるいは30MHzの遮断周波数で行けそうです。　活用範囲も広がることからFBだと思っています。

【おまけ：低消費電流のLCD表示器】
　前回のBlogではLCD表示器のバックライトが問題になりました。　DDS-VFO全体の消費電流が少なくなってくると表示器のバックライトの電流が馬鹿にならなくなって来るのです。

　色々な表示器のスペックを見ていて面白いことがわかりました。　バックライトに白色LEDを使う表示器ならバックライトの電流はかなり少なくて良いようなのです。　例えば、写真の表示器は青地に白抜き文字の表示器ですが、スペックによるとバックライトの電流は20mA（標準）になっています。バックライトには白色のLEDが一つ使われていました。　白色LEDは高輝度なので一つでも十分な明るさが得られるのでしょう。

　実際に点灯してみたところ20mAならかなり明るく、半分の10mAまで減らしてもまずまずのコントラストが得られるようでした。　流石に5mAともなると暗いので常用には向きませんが、夜間のように周囲が暗ければ十分読み取りできました。　むしろ眩しくないので丁度良いくらいです。　省エネには白色LEDのバックライトが使ってあるLCD表示器を使うのがポイントのようです。　周囲の明るさに応じて輝度を加減できるとなお良いと思います。　良さそうに思っていた有機EL/OLED表示器はバックライト不要なのですが、それ自身が50mA以上消費するのでトータルの消費電流はかなり大きめでした。

参考：写真は中華直送で入手されたものを頂きました。２年程度使用していたらLEDの輝度が低下し白抜き文字の色調も黄色味を帯びて来たそうです。 (JA6IRK/1岩永さんによる）　文字表示機能そのものには支障はないようですがバックライトの白色LEDの劣化が進むようです。品質的にいま一つなのかも知れません。　省エネの基本は白色LEDのバックライトにありますから、もう少し信頼できそうな表示器を選ぶのも良さそうです。　また、白色LED一個に20mAも流すのは無理があるようにも感じます。10mA程度で使う方が劣化の進行はかなり遅くなるかも知れません。

　　　　　　　　　　　　　　　　　　☆　☆　☆

　AD9834は低消費電流ではたいへん優れていますが、AD9850/51よりもクロック周波数の上限が低いと言う欠点がありました。　安価なAD9834と言うとBRUZになるのですがスペック上のクロック上限は50MHzです。その上限で使ったのでは出力の方はせいぜい20MHzあたりまでになってしまいます。
　以前からかなりオーバークロックが可能らしいことはわかっていました。　50MHz版のAD9834BRUZでも75MHzあたりまで使えればHF帯をフルにカバーすることが可能になります。　そのような期待から実験を始めたのですが、あっさりと75MHzで動くことがわかりました。　150%ものオーバークロックはメーカーの保証外ですが自作品でしたら自己責任で使って行けば良いはずです。 　TCA440を使った受信機だけでなくAD9834BRUZを積極的に使って行こうと思っています。　あとはLCD表示器に白色LEDのバックライトが使ってあるものを選べばかなり省エネ効果があります。　これで何とか電池電源のRigにもDDS-VFOが採用できるでしょう。　ではまた。　de JA9TTT/1

（おわり）nm