【部品】SMD Clock on a DDS Module

 【新種DDSモジュール】
　中華DDSモジュールそのものは私の中では「おわコン」のつもりだ。　むしろどう活用して行くのかにテーマは移っていて、そうした活用法にニーズも移っているように思う。　しかし周回遅れ気味の今ごろ入手を試みるお方もまだあるようなので現在の入手状況に即応した話題も必要そうだ。

　従って、もう飽き飽きと思うが再々のテーマで中華DDSを扱うことにした。　飽きてるお方は以下のお話は全部パスで宜しく。（笑）

　　　　　　　　　　　　　　　　　　＊　＊　＊

　最近になって小型DDSモジュールに「新種」が登場したそうだ。　さっそく現物をご提供を頂いたので評価してみよう。　基板の外形寸法や部品の置き方など、前の小型DDSモジュールと同じようだ。（写真）

　但し、基板レジストは青色で、クロック・オシレータ付近のみならず全体のパターンも違うようにも見える。　前のものを参照して再設計したのだろうか。回路は同じ模様だ。 馬鹿に安過ぎるから実装されているDDS-IC：AD9850はFakeではないかと言う話しもあるが、確証は得られていない。

　見てのように、特徴的なのはDDSチップ：AD9850にクロックを与える125MHz発振器が表面実装型(SMD型）になったことだ。　かねてよりこの中華DDSモジュールのクロック発振器には悩まされて来た。　さて、この表面実装型の125MHzクロック発振器はどんな物なのだろうか？

（注：クロックの脇に立っている2本のピンは観測用に私が付けたもの）

 【表面実装型125MHzクロック】
　さっそく実測結果を示そう。　写真の様に比較的奇麗だったCanタイプオシレータよりやや悪い結果であった。　比較して、おおよそ10dBくらいスプリアスレベルは高いようだ。

　スペクトラムの出方から見て内部はPLL式であろう。　しかし、それほど悪い訳ではないので実際に信号を発生させて様子を見て判断することにしたい。　ジッターだらけのあのオシレータよりずっと良いのは間違いないので十分期待できると思う。

　PLLのクロック・フィードスルーらしきがキャリヤから750Hz離れた両側に存在し、レベルは約-66dBcである。　他のスプリアスは更に-10dBくらい低いので問題になるとすればこの両脇の大きなものだろう。　なお、実際にDDSオシレータの出力を数100遞倍したら付随スプリアスが問題になったと言うレポートも見るので、UHFやSHF帯を目指すならDDS+クリスタルPLLでクリーンナップすると言った相応の対処が必須なようだ。

 【15MHzのスペクトラム】
　15MHzを発生させ、前の評価と同じ条件で観測した。　写真を比較してもらえたらと思う。

　基本的に、十分良好であった。　右の方に見えるスプリアスは、例によって環境起因によりものだ。　左に小さく見えるのはホンモノのスプリアスのようだが、-80dBcより小さいので、支障になることはまずないだろう。

　このような結果なので、十分使えるモジュールのようである。　私が見たサンプルは1枚だけだが、他のお方の評価でも同じようだからこのクロックは「当たり」だと思う。

【7MHzのスペクトラム】
　近傍に目立ったスプリアスは見られない。　ノイズフロア付近に幾つかあるような気配もあるが、環境起因のノイズではないだろうか。

　奇麗であって、良く出来た水晶発振器と肩を並べる性能と言える。　磁気フラックスがRFCに誘導していたり汚れた電源で揺さぶられている水晶発振器などこれに及ばぬケースも多々ある。　これくらいならかなり良い性能だ。

　DACのビット数が有効に効いている10MHzあたりまでの低い周波数帯では全般にスプリアスは少なく、得られる信号は良好である。

【広帯域で見る】
　いままで信号の近傍ばかり見て来た。　ある程度離れた周波数のスプリアスならフィルタで何とかできると言う目論見があるからだ。　フィルタでは如何ともし難い近傍スプリアスに着目して来た訳だ。

　この観測ではDDSから10MHzを発生させたときに、0〜150MHzまでの周波数域に発生する全スプリアスを見ている。　左端が0Hzで、その右に見える背の高いスペクトルが目的信号の10MHzだ。　その右足下に見える小さな2つはスプリアス信号である。　信号のすぐ右側は2倍高調波の20MHzであってこれはある程度やむを得ない。　24MHzの所に見えるのはDDSの設定を変えても周波数変化しない固定周波数のスプリアスだ。ジャスト24MHzのあたりに出ている。

　画面の右端の方にある大きめの信号は125MHzのクロック漏れだ。　そのすぐ左に存在するのは折り返しスプリアスだ。　この折り返しスプリアスは、125MHzを起点として主信号の周波数とは逆方向に動いて行く。　すなわち、この状態では125-10=115(MHz)になっている。　主信号が20MHzになると105MHzに移って現れる。これは原理的に避け難いスプリアスだ。　従って低域濾波器(LPF)を入れて阻止する。　しかし主信号を上げて行くと、125MHzの半分の位置で主信号と密着してしまう。　その周波数あたりでは簡単なフィルタくらいでは分離できない。　そのため実用上限周波数をクロックの1/3程度と考えて、過度に高級なフィルタを使わずに済ませるようにして実用にする。

　　　　　　　　　　　　　　　　　　　☆

　この表面実装型クロックが実装されたDDSモジュールは悪くなかった。　消費電流も少なめで有難い。　こうしたモジュールが継続してくれれば嬉しいのだが、そうは行かないらしい。　この後に入手したらまた前に戻り、しかもクロックもだめだったと言うようなお話しも。　この先も面実装型のクロックが実装さているからと言って安心などできまい。　相変わらず油断ならない中華クオリティである。hi

　大量纏め買いは大損害のリスク有りだ。　必要分を少量買って様子を見る・・と言うのも通用しないのは誠に悩ましいところ。　もしもダメな時はどうするかを心配しながら買うようでは不安で仕方あるまい。　あるいは少し高くとも確認済みが手に入るなら安心だろう。　特にスペクトラムの観測手段を持ち合わせぬなら尚更だ。　もちろんクロック発振器の自作をいとわなければ何でもOKなのだが・・・。

　　　　　　　　　　　　　　　　　☆　☆　☆

　今回、良さそうなクロックが実装されたモジュールで広帯域に観測してみることにした。結果は全般に奇麗なことがわかった。　特に10MHzあたりまでなら、かなり良好であり受信機の局発用にも躊躇いを感じさせないものだ。　しかし20〜30MHzともなると目的信号の上下にずいぶんスプリアスが見え始める。　高い周波数で使うならやはりフィルタは相応の吟味が必要そうだ。　言うまでもないがDDSにはなるべく高い周波数の（もちろん奇麗な）クロックが有利である。AD9850/51よりも新しい世代のDDSチップは有利である。そうした最新チップを実装した中華DDSモジュールの登場を期待しよう。　de JA9TTT/1

（おわり）